Hi Cameron, I don’t think that the „boot performance“ is our issues. I understand section 3.5.4 that it would be very slow, but does not hang. My console log is very similar to yours, but I have additional a post code logger and see after the 0x93 some postcodes from the FSP:
34 92 00 02 7F 10 00 50 7F 30s pause (FSP_M) 00 2F 98 13 79 39 80 70 71 93 FSP_S: 00 0F 31 36 61 00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 7F 30 31 36 0E 12 37 I opened an intel support case and hope they could help. Regards, Paul Von: Cameron Craig [mailto:[email protected]] Gesendet: Dienstag, 3. Oktober 2017 17:52 An: Paul Penz; '[email protected]' Betreff: RE: Re: [coreboot] Intel Leaf Hill Coreboot Trouble Hi all, I have enabled post codes and all the debug config options in coreboot that looked useful. As Paul has already done, I have narrowed down the latest issue to the FspSiliconInit() stage (FSP-S). The 0x93 post code is the last message I get on the serial console, and signifies that FspSiliconInit() has started but not completed. See (https://github.com/coreboot/coreboot/blob/master/src/include/console/post_codes.h). I have attached the full serial log. I can’t see how the actual FSP blob could be at fault here. I don’t know if this is of help, but I came across this document: https://github.com/IntelFsp/FSP/raw/ApolloLake/ApolloLakeFspBinPkg/Docs/Apollo_Lake_FSP_Integration_Guide.pdf Specifically section 3.5.4: “It is expected that boot loader will program MTRRs for SBSP as needed after TempRamExit but before entering FspSiliconInit. If MTRRs are not programmed properly, the boot performance might be impacted.” This “boot performance” may be part of the issue? Any thoughts would be appreciated, this mailing list has been helpful so far! Cheers, Cameron Cameron Craig | Graduate Software Engineer | Exterity Limited tel: +44 1383 828 250 | fax: e: [email protected]<mailto:[email protected]> | w: www.exterity.com<http://www.exterity.com> From: Cameron Craig Sent: 02 October 2017 11:19 To: Cameron Craig; 'Paul Penz'; [email protected]<mailto:[email protected]> Subject: RE: Re: [coreboot] Intel Leaf Hill Coreboot Trouble Hi Paul, Those changes to the IFWI blob worked great, thanks! I have attached the serial console log. It looks like we are in similar situations now. I got a hang of around 45s at “MRC: region file invalid in 'RW_VAR_MRC_CACHE”, and then it hangs indefinitely at the end of the log. I tracked the MRC cache message down to this line: https://github.com/coreboot/coreboot/blob/master/src/soc/intel/common/mrc_cache.c#L272 I’m stuck again for the moment. Thanks again Paul for getting me one step closer. Cheers, Cameron From: coreboot [mailto:[email protected]] On Behalf Of Cameron Craig Sent: 28 September 2017 16:51 To: 'Paul Penz'; [email protected]<mailto:[email protected]> Subject: Re: [coreboot] Intel Leaf Hill Coreboot Trouble Hi Paul, Great to hear I’m not the only one in this situation ☺ I’ve just been using the IWFI file from Intel with no modifications, so I’ll look out the FIT tool and give that a go. Thanks, Cameron Cameron Craig | Graduate Software Engineer | Exterity Limited tel: +44 1383 828 250 | fax: e: [email protected]<mailto:[email protected]> | w: www.exterity.com<http://www.exterity.com> From: coreboot [mailto:[email protected]] On Behalf Of Paul Penz Sent: 28 September 2017 15:35 To: [email protected]<mailto:[email protected]> Subject: Re: [coreboot] Intel Leaf Hill Coreboot Trouble Hi Cameron, I had the same problem. Had you modified the intel IFWI file ? If not, I had done this additional: Download 522538_apl txe hf 3.0.11.1131 (th2 & rs1).zip from intel Start fit.exe Load the IFWI file Change at Platform Protection/Platform Integrity OOEM Public Key Hash => 00..00 Change at Platform Protection/Boot Guard Configuration/ Boot profile 2 => 0 Save Now I get output on the console and postcodes, but during FSP_M a long pause of ca. 45s exists and it hangs later during FSP_P initialization. Good luck Paul Paul Penz Dipl.-Ing. (FH) Senior Hardware Engineer ELTEC Elektronik AG, Mainz _________________________ Fon +49 6131 918 335 Fax +49 6131 918 195 Email [email protected]<mailto:[email protected]> Web www.eltec.de<http://www.eltec.de/> ________________________________ ********************************************************* ELTEC Elektronik AG Galileo-Galilei-Straße 11 D-55129 Mainz Vorstand: Peter Albert Aufsichtsratsvorsitzender: Andreas Kochhäuser Registergericht: Amtsgericht Mainz Registernummer: HRB 7038 Ust-ID: DE 149 049 790 ********************************************************* Wichtiger Hinweis: Diese E-Mail kann Betriebs- oder Geschäftsgeheimnisse oder sonstige vertrauliche Informationen enthalten. Sollten Sie diese E-Mail irrtümlich erhalten haben, ist Ihnen eine Kenntnisnahme des Inhalts, eine Vervielfältigung oder Weitergabe der E-Mail ausdrücklich untersagt. Bitte benachrichtigen Sie uns und vernichten Sie die empfangene E-Mail. Evtl. Anhänge dieser Nachricht wurden auf Viren überprüft! Jede Form von Vervielfältigung, Abänderung, Verbreitung oder Veröffentlichung dieser E-Mail Nachricht ist untersagt! Das Verwenden von Informationen aus dieser Nachricht für irgendwelche Zwecke ist strengstens untersagt. Es gelten unsere Allgemeinen Geschäftsbedingungen, zu finden unter www.eltec.de<http://www.eltec.de>. ______________________________________________________________________ This email has been scanned by the Symantec Email Security.cloud service. For more information please visit http://www.symanteccloud.com ______________________________________________________________________ ______________________________________________________________________ This email has been scanned by the Symantec Email Security.cloud service. For more information please visit http://www.symanteccloud.com ______________________________________________________________________ ______________________________________________________________________ This email has been scanned by the Symantec Email Security.cloud service. For more information please visit http://www.symanteccloud.com ______________________________________________________________________ ______________________________________________________________________ This email has been scanned by the Symantec Email Security.cloud service. For more information please visit http://www.symanteccloud.com ______________________________________________________________________ ________________________________ ********************************************************* ELTEC Elektronik AG Galileo-Galilei-Straße 11 D-55129 Mainz Vorstand: Peter Albert Aufsichtsratsvorsitzender: Andreas Kochhäuser Registergericht: Amtsgericht Mainz Registernummer: HRB 7038 Ust-ID: DE 149 049 790 ********************************************************* Wichtiger Hinweis: Diese E-Mail kann Betriebs- oder Geschäftsgeheimnisse oder sonstige vertrauliche Informationen enthalten. Sollten Sie diese E-Mail irrtümlich erhalten haben, ist Ihnen eine Kenntnisnahme des Inhalts, eine Vervielfältigung oder Weitergabe der E-Mail ausdrücklich untersagt. Bitte benachrichtigen Sie uns und vernichten Sie die empfangene E-Mail. Evtl. Anhänge dieser Nachricht wurden auf Viren überprüft! Jede Form von Vervielfältigung, Abänderung, Verbreitung oder Veröffentlichung dieser E-Mail Nachricht ist untersagt! Das Verwenden von Informationen aus dieser Nachricht für irgendwelche Zwecke ist strengstens untersagt. Es gelten unsere Allgemeinen Geschäftsbedingungen, zu finden unter www.eltec.de.
-- coreboot mailing list: [email protected] https://mail.coreboot.org/mailman/listinfo/coreboot
