C y b e r M a c @ E x M a c h i n a ( M a i l i n g L i s t ) <http://www.cybercafe21.net> & <http://www.cybercafe21.tv>
> Merci � tous pour votre savoir, je commence � comprend, mais...(poussons > plus loin la logique) > S i tu me transmet "00101101" et donc EVEN > et que moi je re�oive "01001101" donc je calcul �galement EVEN > Le contr�le tombe � l'eau ?-)) > Tu me diras que ce n'ais qu'un bit. Mais si le processus se r�p�te...? > Plantage ? Il est peu probable que *2* erreurs apparaissent simultanement dans des transmissions CPU<->RAM 00101101 01001101 un 0->1 et un 1->0: 2 erreurs Remarque: si tu veux detecter plusieurs erreurs simultanees, il faut consacrer plus de bits a la 'parite' (bits de controle d'erreur). Et encore plus si tu veux la/les corriger. C'est un peu le principe du RAID-5 en SCSI Tiens, est-ce qqun sait si les memoires ECC font effectivement de la *correction* d'erreurs. Je suppose qu'il doit y avoir plus qu'un simple bit de parite par octet, il doit aussi y avoir une parite par colonne, non ? Laurent ATTENTION Le stress nuit autant a l'esperance de vie que la cigarette. N'attendez plus, prenez Planet ADSL. http://www.planetinternet.be/fr/products/specials/2001/adsl/ - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - CCMC vous est offert par Emakina <http://www.emakina.com> Pour vous desabonner: <mailto:[EMAIL PROTECTED]>
