On Thursday, September 17, 2015 at 05:30:29 PM, Stefan Roese wrote: > By not defining CONFIG_SYS_ARM_CACHE_WRITEALLOC, the WRITEBACK cache > policy is selected. This leads to much better performance on the SoCFPGA. > A quick network test shows this: > > Without this patch: > => tftp 100000 big-40mb > Speed: 1000, full duplex > Using dwmac.ff702000 device > TFTP from server 192.168.1.54; our IP address is 192.168.1.252 > Filename 'big-40mb'. > Load address: 0x100000 > Loading: ################################################################# > ################################################################# > ################################################################# > ################################################################# > ########################## > 2.5 MiB/s > > With this patch: > => tftp 100000 big-40mb > Speed: 1000, full duplex > Using dwmac.ff702000 device > TFTP from server 192.168.1.54; our IP address is 192.168.1.252 > Filename 'big-40mb'. > Load address: 0x100000 > Loading: ################################################################# > ################################################################# > ################################################################# > ################################################################# > ########################## > 7.6 MiB/s > > A performance improvement of factor ~3. > > Signed-off-by: Stefan Roese <s...@denx.de> > Cc: Dinh Nguyen <dingu...@opensource.altera.com> > Cc: Chin Liang See <cl...@altera.com> > Cc: Pavel Machek <pa...@denx.de> > Cc: Marek Vasut <ma...@denx.de>
OUCH! This actually came from the original Altera sources, darn :-( Acked-by: Marek Vasut <ma...@denx.de> Best regards, Marek Vasut _______________________________________________ U-Boot mailing list U-Boot@lists.denx.de http://lists.denx.de/mailman/listinfo/u-boot