Přeji dobrý den,
líbilo by se mi kdyby PSPad uměl funcionalitu zapnutí zvýraznění syntaxe
do následujícího konce řádky na základě nalezení definovatelného
řetěze (v tomto konkrétním případě řetězec PSL). k čemu by to bylo
dobré?
V jazycích VHDL a Verilog lze využívat jazyk PSL (Property Specification
Language), který má syntaxi jako VHDL resp. Verilog (podle toho kde se
použije), ale zapisuje se ve formě komentář.
Příklad kódu PSL ve VHDL:
-- PSL default clock is rising_edge(clk);
-- PSL sequence request is {not (req or ack); req};
-- PSL sequence start_s is {req[*]; req AND ack};
-- PSL sequence middle_s is {(req AND ack)[*]};
-- PSL sequence end_s is {(not req)[*]; (not req) and (not ack)};
-- PSL property check_handshake is
-- always ({request} |=> {start_s; middle_s; end_s});
-- PSL assert check_handshake;
-- PSL property illegal_ack is
-- never {(not req) and (not ack); not req and ack};
-- PSL assert illegal_ack;
Jde mi o to, aby se při nalezení řetězce PSL v komentáři zvýraznil
řádek dle jako u normálního kódu. Např. -- PSL by bylo ještě označeno
jako komentář (nebo ještě lépe separátní volitelnou barvou) a vše za
tímto řetězcem by již bylo zvýrazňováno jako u normálního kódu. Ve
Verilogu by to fungovalo úplně stejně s tím rozdílem, že komentář ve
Verilogu je //.
Zdraví Martin Poupa
--
<http://forum.pspad.com/read.php?1,60540,60540>
PSPad freeware editor http://www.pspad.com
