On 11/11/2015 00:30, Jérôme Nicolle wrote:
le mPIPE. Les interfaces réseau ne
sont pas de bêtes chips sur un bus classique, ce sont des SerDes au cul
d'un FPGA qui va lui même distribuer les paquets dans les cache des
cores en fonction de la façon dont il est programmé par le bootloader et
optionnellement configuré par les instances d'OS des groupes de cores
autorisés à reconfigurer.
j'utilise des Tilera depuis des années, jamais vu ce FPGA?! TileGX? TilePro?
On fait tourner le même soft sur x86, Tilera, Cavium, XLR/XLP@Broadcom,
IBM P8, jamais eu besoin d'un tel soit disant FPGA.
@+
Vincent
---------------------------
Liste de diffusion du FRnOG
http://www.frnog.org/
